



별첨 사본은 아래 출원의 원본과 동일함을 증명함.

This is to certify that the following application annexed hereto is a true copy from the records of the Korean Intellectual Property Office.

출원번호 : 10-2003-0012028
Application Number

출원년월일 : 2003년 02월 26일
Date of Application


출원인 : 삼성전자주식회사
Applicant(s) SAMSUNG ELECTRONICS CO., LTD.



2003 년 08 월 08 일

특 허 청

COMMISSIONER



【서지사항】

【서류명】	특허출원서
【권리구분】	특허
【수신처】	특허청장
【제출일자】	2003.02.26
【발명의 명칭】	고밀도 플라즈마 화학기상증착 공정
【발명의 영문명칭】	High density plasma chemical vapor deposition process
【출원인】	
【명칭】	삼성전자 주식회사
【출원인코드】	1-1998-104271-3
【대리인】	
【성명】	박상수
【대리인코드】	9-1998-000642-5
【포괄위임등록번호】	2000-054081-9
【발명자】	
【성명의 국문표기】	박영규
【성명의 영문표기】	PARK, YOUNG KYOU
【주민등록번호】	590920-1056510
【우편번호】	138-240
【주소】	서울특별시 송파구 신천동 진주아파트 15동 1002호
【국적】	KR
【발명자】	
【성명의 국문표기】	원제형
【성명의 영문표기】	WON, JAI HYUNG
【주민등록번호】	630511-1006227
【우편번호】	463-500
【주소】	경기도 성남시 분당구 구미동 무지개마을 건영아파트 1004-1504
【국적】	KR
【취지】	특허법 제42조의 규정에 의하여 위와 같이 출원합니다. 대 리인 수 (인) 박상

【수수료】

【기본출원료】	20	면	29,000	원
---------	----	---	--------	---

【가산출원료】	4	면	4,000	원
---------	---	---	-------	---

【우선권주장료】	0	건	0	원
----------	---	---	---	---

【심사청구료】	0	항	0	원
---------	---	---	---	---

【합계】	33,000	원		
------	--------	---	--	--

【첨부서류】	1. 요약서·명세서(도면)_1통			
--------	-------------------	--	--	--

【요약서】**【요약】**

고밀도 플라즈마 화학기상증착 공정을 제공한다. 이 공정은 공정챔버 내에 반도체 기판을 로딩하는 것을 구비한다. 상기 공정 챔버 내로 실리콘 소스 가스, 산소 가스, 질소성분 없는 화학적 식각가스(nitrogen free chemical etching gas) 및 수소 가스를 포함하는 제1 메인 공정 가스들을 주입한다. 그 결과, 상기 반도체기판 상부에 고밀도 플라즈마가 생성되고 상기 반도체기판은 상기 고밀도 플라즈마에 기인하여 550℃ 내지 650℃의 높은 온도로 가열된다. 이에 따라, 상기 반도체기판 상에 신뢰성 있는 실리콘 산화막이 형성된다. 상기 제1 메인 공정 가스들은 상기 실리콘 소스 가스, 산소 가스, 질소성분 없는 화학적 식각가스(nitrogen free chemical etching gas) 및 수소 가스와 아울러서 헬륨 가스를 포함하는 제2 메인 공정가스들로 대체될 수도 있다.

【대표도】

도 2

【명세서】**【발명의 명칭】**

고밀도 플라즈마 화학기상증착 공정{High density plasma chemical vapor deposition process}

【도면의 간단한 설명】

도 1은 본 발명의 실시예들에 사용되는 고밀도 플라즈마 CVD 장비를 보여주는 개략도(schematic view)이다.

도 2는 본 발명의 실시예들을 설명하기 위한 공정 순서도(process flow chart)이다.

도 3은 본 발명의 실시예들을 설명하기 위한 단면도이다.

【발명의 상세한 설명】**【발명의 목적】****【발명이 속하는 기술분야 및 그 분야의 종래기술】**

- <4> 본 발명은 반도체소자의 제조공정에 관한 것으로, 특히 고밀도 플라즈마 화학기상 증착 공정에 관한 것이다.
- <5> 반도체소자의 집적도가 증가함에 따라, 서로 이웃하는 배선들 사이의 갭 영역은 점점 좁아지고 있다. 이에 따라, 상기 갭 영역은 높은 어스펙트 비율(high aspect ratio)을 갖는다. 이러한 높은 어스펙트 비율을 갖는 갭 영역은 후속공정에서 형성되는 층간절연막과 같은 물질막으로 완전히 채워져야 한다. 상기 층간절연막은 일반적으로 저압 화학기상증착 공정을 사용하여 형성한다. 이 경우에, 상기 저압 화학기상증착 공정을 사용

하여 상기 높은 어스펙트 비율을 갖는 갭 영역을 채우는 데 한계가 있다. 이에 따라, 최근에 우수한 갭 충전(gap filling) 특성을 보이는 고밀도 플라즈마 CVD 기술이 고집적 반도체소자의 제조에 널리 사용되고 있다. 상기 고밀도 플라즈마 CVD 공정은 번갈아가면서 반복적으로(alternately and repeatedly) 실시되는 증착 공정 및 스퍼터 식각 공정으로 이루어진다.

<6> 상기 고밀도 플라즈마 CVD 공정이 미국특허공개번호(US patent publication number) US 2001/0019903 A1에 "유도결합 플라즈마 화학기상증착(inductively coupled plasma CVD)"라는 제목으로 셔플보담 등(shufflebotham et al.)에 의해 개시된 바 있다. 셔플보담 등에 따르면, 반도체기판 상에 서로 인접한 도전성 배선들을 형성하고, 상기 도전성 배선들을 갖는 반도체기판을 공정 챔버 내에 설치된 척(chuck) 상에 로딩시킨다. 이어서, 상기 공정 챔버 내로 사일레인(SiH_4) 가스, SiF_4 가스 또는 다이사일레인(Si_2H_6) 가스 등과 같은 실리콘 함유 가스(silicon-containing gas)와 아울러서 수소, 산소, 질소, 암모니아(NH_3) 가스 또는 NF_3 가스와 같은 반응가스(reactant gas)를 상기 공정 챔버 내로 주입시키어 상기 반도체기판 상에 상기 도전성 배선들 사이의 갭 영역을 채우는 물질막을 형성한다. 상기 물질막을 형성하기 전에, 상기 척은 80°C 내지 200°C 의 온도를 유지한다. 이에 따라, 낮은 스트레스를 갖는 물질막이 형성된다.

<7> 그러나, 셔플보담에 따르면, 상기 물질막은 불소원자들을 함유할 수 있다. 이는 상기 SiF_4 가스 또는 NF_3 가스와 같은 불소 함유 가스(fluorine-based gas)로

부터 분해된(dissociated) 불소원자들이 상기 공정 챔버의 배출구(outlet)를 통하여 완전히 배출되지(exhausted) 않을 수 있기 때문이다. 상기 반응가스로서 수소 가스를 사용하는 경우에, 상기 수소 가스 내의 수소원자들은 상기 불소원자들과 반응하여 불산(HF; hydrofluoric acid)을 생성시킨다. 그럼에도 불구하고, 상기 불산은 200℃ 이하의 낮은 온도에서 기화되지 않는다. 이에 따라, 상기 수소가스를 상기 반응가스로서 사용할지라도, 상기 불소원자들은 여전히 상기 물질막 내에 잔존할 수 있다. 이러한 불소원자들은 상기 물질막 내에 허파 형태의 결함들을 생성시킬 수 있다. 이에 더하여, 상기 수소가스를 상기 반응가스로서 사용하는 경우에, 상기 수소가스 내의 수소원자들 역시 상기 물질막 내에 잔존할 수 있다. 이러한 수소원자들은 후속의 열공정 동안 상기 물질막 내에 버블결함들(bubble defects)을 생성시킬 수 있다.

<8> 또한, 상기 공정 챔버는 일반적으로 알루미늄 산화물(Al_2O_3)로 형성된다. 이에 따라, 상기 물질막의 형성 동안, 상기 불소 함유 가스(fluorine-based gas)로부터 분해된 불소원자들은 상기 공정 챔버와 반응하여 상기 공정 챔버를 식각한다. 결과적으로, 상기 공정 챔버 내의 반도체기판은 알루미늄원자들에 의해 오염될 수 있다. 이에 더하여, 상기 반응가스로서 질소 또는 질소 함유 가스(nitrogen-based gas)를 사용하는 경우에, 상기 질소원자들은 상기 물질막, 예컨대 실리콘 산화막과 반응하여 실리콘 옥시나이트라이드막 또는 실리콘 질화막을 생성한다. 이에 따라, 상기 물질막은 국부적으로 불균일한 식각률을 보일 수 있다. 결과적으로, 상기 물질막을 식각하여 콘택홀을 형성하는 경우에, 상기 콘택홀은 비정상적인 프로파일을 갖거나 완전히 오픈되지 않을 수 있다.

<9> 한편, 일본특허공개번호들(Japanese patent publication numbers) 10092816 A 및 10229081 A는 반도체기판 상에 저유전상수(low dielectric constant)를 갖는 실리콘 산

화막, 즉 불소함유 실리콘 산화막(a fluorine doped silicon oxide layer)을 형성하는 공정을 개시한다. 상기 불소함유 실리콘 산화막은 SiF_4 가스를 사용하여 형성된다. 이 경우에, 상기 반도체기판은 상기 실리콘 산화막이 상기 SiF_4 가스로부터 분해된 불소원자들을 함유하도록 하기 위하여 400°C 이하의 낮은 온도를 유지한다.

【발명이 이루고자 하는 기술적 과제】

- <10> 본 발명이 이루고자 하는 기술적 과제는 불소의 조성비(composition rate)를 최소화시킬 수 있는 고밀도 플라즈마 CVD 공정을 제공하는 데 있다.
- <11> 본 발명이 이루고자 하는 다른 기술적 과제는 수소의 조성비를 최소화시킬 수 있는 고밀도 플라즈마 CVD 공정을 제공하는 데 있다.
- <12> 본 발명이 이루고자 하는 또 다른 기술적 과제는 질소의 조성비를 최소화시킬 수 있는 고밀도 플라즈마 CVD 공정을 제공하는 데 있다.
- <13> 본 발명이 이루고자 하는 또 다른 기술적 과제는 불소, 수소 및 질소의 조성비들을 최소화시킬 수 있고 갭 충전(gap filling) 특성을 개선시킬 수 있는 고밀도 플라즈마 CVD 공정을 제공하는 데 있다.

【발명의 구성 및 작용】

- <14> 상기 기술적인 과제들을 이루기 위하여 본 발명은 갭 영역을 충전(fill up)시킬 수 있는 신뢰성 있는(reliable) 실리콘 산화막을 형성하기 위한 고밀도 플라즈마 CVD 공정을 제공한다. 상기 고밀도 플라즈마 CVD 공정은 반도체기판을 공정 챔버 내로 로딩시키는 것을 포함한다. 상기 공정 챔버 내로 실리콘 소스 가스, 산소 가스, 질소성분 없는 화학적 식각가스(nitrogen free chemical etching gas) 및 수소가스를 포함하는 제1 메

인 공정 가스들을 주입한다. 그 결과, 상기 반도체기판 상부에 고밀도 플라즈마가 생성되고, 상기 반도체기판은 상기 고밀도 플라즈마에 기인하여 550℃ 내지 650℃ 정도의 높은 온도로 가열된다. 이에 따라, 상기 공정가스들이 반응하여 상기 반도체기판 상에 실리콘 산화막이 형성된다.

<15> 상기 고밀도 플라즈마는 상기 제1 메인 공정가스들을 주입하는 동안 상기 공정 챔버의 외부에 설치된 유도코일(induction coil) 및 상기 반도체기판에 각각 플라즈마 전력(plasma power) 및 바이어스 전력(bias power)을 인가함으로써 생성된다. 상기 플라즈마 전력 및 바이어스 전력은 각각 2500와트 내지 5000와트 및 800와트 내지 4000와트인 것이 바람직하다.

<16> 상기 실리콘 소스 가스는 사일레인(SiH_4) 가스 또는 디사일레인(Si_2H_6) 가스일 수 있다. 또한, 상기 질소성분 없는 화학적 식각가스(nitrogen free chemical etching gas)는 SiF_4 가스인 것이 바람직하다. 상기 실리콘 소스가스는 상기 실리콘 산화막의 형성에 요구되는 실리콘 원자들을 제공하기 위한 가스이고, 상기 질소성분없는 화학적 식각가스는 상기 실리콘 산화막의 화학적 식각에 요구되는 불소이온들을 제공하기 위한 가스이다. 상기 화학적 식각에 사용된 상기 불소이온들의 대부분은 상기 수소가스들로부터 분해된 수소이온들과 반응하여 불산을 형성하고, 상기 불산은 상기 반도체기판의 높은 온도에 기인하여 완전히 기화된다. 이에 따라, 상기 기화된 불산 가스는 상기 공정챔버의 배출구(outlet)를 통하여 배기된다(exhausted).

<17> 한편, 상기 제1 메인 공정 가스들 대신에 상기 실리콘 소스 가스, 상기 산소 가스, 상기 질소성분 없는 화학적 식각가스(nitrogen free chemical etching gas) 및 상기 수소가스와 아울러서 헬륨 가스를 포함하는 제2 메인 공정 가스들을 상기 챔버 내부로

주입시킬 수도 있다. 상기 헬륨 가스는 스퍼터링 식각 공정에 기여하는 헬륨 원자들을 제공한다. 따라서, 상기 제2 메인 공정 가스들을 사용하는 경우에, 화학적 식각 공정과 아울러서 물리적인 식각 공정이 동시에 실시된다.

<18> 결과적으로, 본 발명에 따르면, 상기 실리콘 산화막 내에 함유되는 불소원자들, 질소원자들 및 수소원자들의 양들(amounts)을 최소화시킬 수 있다. 이에 따라, 개선된 갭 충전 특성(improved gap filling characteristic)은 물론 개선된 신뢰성을 갖는 실리콘 산화막을 형성하는 것이 가능하다.

<19> 이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다.

<20> 도 1은 본 발명의 실시예에 사용되는 고밀도 플라즈마 CVD 장비를 도시한 개략도이다.

<21> 도 1을 참조하면, 돔(dome) 형태의 공정 챔버(1) 내에 척(3)이 설치된다. 상기 공정 챔버(1)는 유도코일(induction coil; 5)에 의해 둘러싸여진다. 상기 척(3) 및 상기 유도코일(5)은 각각 바이어스 전원(bias power source; 7) 및 플라즈마 전원(plasma power source; 9)에 접속된다.

<22> 도 2 및 도 3은 각각 본 발명의 실시예들을 설명하기 위한 공정 순서도(process flow chart) 및 단면도이다.

<23> 도 1 내지 도 3을 참조하면, 반도체기판(30) 상에 층간절연막(31)을 형성한다. 상기 층간절연막(31) 상에 서로 이웃하는 적어도 2개의 배선 패턴들(interconnection patterns; 36)을 형성한다. 상기 배선 패턴들(36)의 각각은 차례로 적층된 배선(33) 및

캐핑막 패턴(35)을 포함할 수 있다. 결과적으로, 상기 배선 패턴들(36)을 갖는 반도체기판은 표면 단차(surface step difference)를 갖는다. 다시 말해서, 상기 배선 패턴들(36) 사이에 소정의 어스펙트 비율을 갖는 갭 영역(G)이 형성된다. 상기 배선 패턴들(36)은 상기 반도체기판(30) 상에 직접적으로 형성될 수도 있다. 이 경우에, 상기 층간절연막(31)을 형성하는 공정은 생략되고, 상기 반도체기판(30)의 소정영역은 상기 배선 패턴들(36) 사이의 갭 영역(G)에 의해 노출될 수 있다.

<24> 상기 갭 영역(G)을 갖는 반도체기판을 도 1에 보여진 상기 공정챔버(1) 내의 상기 척(3) 상에 로딩시킨다(도 2의 단계 11). 이어서, 상기 공정 챔버(1) 내의 공기를 진공 펌프(도시하지 않음)를 사용하여 배출시키어 상기 공정 챔버(1) 내의 공간(space)을 진공상태로 만든다(도 2의 단계 13). 상기 플라즈마 전원(9) 및 상기 바이어스 전원(7)을 턴온시키어 상기 유도코일(5) 및 상기 척(3)에 각각 플라즈마 전력 및 바이어스 전력을 인가한다(도 2의 단계 15). 상기 플라즈마 전력은 2500와트 내지 5000와트인 것이 바람직하고, 상기 바이어스 전력은 800와트 내지 4000와트인 것이 바람직하다. 또한, 상기 공정 챔버(1) 내로 공정 가스들을 주입시키어 상기 척(3)의 상부에 고밀도 플라즈마를 생성시킨다(도 2의 단계 25). 이 경우에, 상기 공정 챔버(1) 내의 압력은 2mTorr 내지 4mTorr인 것이 바람직하다. 그 결과, 상기 척(3) 상의 상기 반도체기판은 상기 고밀도 플라즈마에 기인하여 약 550℃ 내지 650℃의 온도로 가열되고, 상기 반도체기판 상에 물질막이 형성된다.

<25> 상기 공정가스들의 주입(25)은 다양한 방법들을 사용하여 실시될 수 있다.

<26> 본 발명의 제1 실시예에 따르면, 상기 공정가스들의 주입(25)은 상기 공정 챔버(1) 내부로 실리콘 소스 가스(silicon source gas), 산소 가스, 질소성분 없는 화학적 식각

가스(nitrogen free chemical etching gas) 및 수소 가스로 이루어진 제1 메인 공정가스들만을 주입함으로써 성취될 수 있다(도 2의 단계 19A). 상기 실리콘 소스 가스는 사일레인(SiH_4) 가스 또는 다이사일레인(Si_2H_6) 가스일 수 있고, 상기 질소성분 없는 화학적 식각가스는 SiF_4 가스인 것이 바람직하다. 상기 제1 메인 공정가스들은 상기 공정 챔버(1) 내에서 서로 반응한다. 그 결과, 상기 반도체기판 상에서 증착공정 및 식각공정이 번갈아가면서 반복적으로 실시되어 최종적으로 실리콘 산화막을 형성한다.

<27> 구체적으로, 상기 실리콘 소스 가스는 상기 산소 가스와 반응하여 상기 반도체기판 상에 초기의 얇은 실리콘 산화막(도 3의 37)을 형성한다. 상기 초기의 실리콘 산화막(37)은 도 3에 도시된 바와 같이 상기 배선판들(36)의 상부 코너 상에 오버행들(overhangs; 37A)을 가질 수 있다. 이러한 오버행들(37A)은 상기 화학적 식각가스로부터 분해된 불소이온들에 의해 화학적으로 식각된다. 결과적으로, 상기 제1 메인 공정가스들이 공급되는 동안, 증착공정 및 식각공정이 번갈아가면서 반복적으로 실시되어 상기 갭 영역(G)을 완전히 채우는 실리콘 산화막을 형성한다.

<28> 한편, 상기 증착공정 및 식각공정이 실시되는 동안, 상기 수소가스로부터 분해된 수소이온들은 상기 화학적 식각가스로부터 분해된 상기 불소이온들과 결합하여 불산(hydrofluoric acid; HF)을 생성시킨다. 이에 더하여, 상기 불산은 상기 반도체기판 상에서 완전히 기화된다. 이는, 상기 반도체기판이 상기 불산을 기화시키기에 충분한 높은 온도(600°C)를 갖기 때문이다. 이에 따라, 상기 불산 가스는 상기 공정 챔버(1)로부터 배출되므로, 종래기술에 비하여 상기 불소이온들 및 수소이온들이 상기 반도체기판 내부로 침투하는 양을 현저히 감소시킬 수 있다. 또한, 상기 공정 챔버(1) 내에 잔존하는 상기 불소 이온들의 양이 감소하므로 상기 공정 챔버(1)가 상기 불소이온들에 의해 부식되

는 것을 방지할 수 있다. 더 나아가서, 상기 제1 메인 공정가스들의 모두는 질소를 함유하지 않으므로, 순수한(pure) 실리콘 산화막을 얻을 수 있다. 따라서, 상기 실리콘 산화막을 식각하여 콘택홀을 형성하는 경우에, 상기 콘택홀은 정상적인 프로파일을 보일 수 있다.

<29> 상기 제1 메인 공정가스들의 주입(19A) 전에, 상기 공정 챔버(1) 내부로 예비 공정가스들(preliminary process gases)을 주입할 수도 있다(도 2의 단계 17A). 상기 예비 공정가스들은 실리콘 소스 가스, 산소 가스 및 헬륨 가스를 포함한다. 이에 따라, 상기 예비 공정가스들의 주입 동안, 상기 실리콘 소스 가스는 상기 산소가스와 반응하여 도 3에 보여진 상기 초기 실리콘 산화막(37)을 형성한다. 한편, 상기 헬륨 가스로부터 분해된 헬륨 이온들은 도 3에서 보여진 상기 오버행들(37A)을 물리적으로 식각한다. 상기 예비 공정가스들의 어느 것도 수소를 함유하지 않는다. 이에 따라, 상기 예비 공정가스들의 주입(17A)은 상기 챔 영역(G)이 상기 반도체기판(30)을 노출시키는 경우에 적용하는 것이 바람직하다. 이는 상기 수소이온들이 반도체기판(30)에 침투하는 경우에 상기 반도체기판(30)에 형성되는 모스 트랜지스터들이 불안정한 전기적 특성(예컨대 문턱전압)을 보이기 때문이다.

<30> 더 나아가서, 상기 제1 메인 공정가스들의 주입(19A) 후에, 상기 공정 챔버(1) 내부로 제2 메인 공정가스들을 추가로 주입할 수 있다(도 2의 단계 21A). 상기 제2 메인 공정가스들은 상기 제1 메인 공정가스들과 아울러서 헬륨 가스로 이루어진다. 즉, 상기 제2 메인 공정가스들을 추가로 주입하는 동안, 화학적 식각공정과 아울러서 물리적 식각공정이 동시에 실시된다.

<31> 상기 제2 메인 공정가스들을 주입한 후에, 상기 공정 챔버(1) 내로 제3 메인 공정 가스들을 주입할 수 있다(도 2의 단계 23A). 상기 제3 메인 공정가스들은 실리콘 소스 가스, 산소 가스 및 수소 가스로 이루어진다. 즉, 상기 제3 메인 공정가스들을 사용하는 경우에, 증착공정만이 실시된다. 이에 따라, 상기 제3 메인 공정가스들을 주입하는 동안 증착률(deposition rate)을 현저히 증가시킬 수 있다. 이에 따라, 상기 제3 메인 공정가스들은 상기 제1 메인 공정가스들 또는 상기 제1 및 제2 메인 공정가스들을 사용하여 상기 갭 영역(G)의 어스펙트 비율을 감소시킨 후에 주입하는 것이 바람직하다. 또한, 상기 제3 메인 공정가스들을 주입하는 동안, 불소 이온들은 더 이상 생성되지 않는 반면에 수소 이온들은 지속적으로 생성된다. 이에 따라, 상기 제3 메인 공정가스들을 주입하는 동안 상기 공정 챔버(1) 내에 잔존하는 불소 이온들을 완전히 퍼지시킬 수 있다. 또한, 상기 수소 이온들은 상기 고밀도 플라즈마 환경 하에서 상기 실리콘 산화막과 같은 하지 막(underlying layer)의 표면으로부터 50Å의 깊이를 갖는 벌크 영역 내로 침투할 수 있다. 이에 따라, 상기 실리콘 산화막 내에 잔존하는 불소 원자들을 제거하는 것이 가능하다.

<32> 이에 더하여, 상기 제3 메인 공정가스들을 주입한 후에, 상기 공정챔버(1) 내로 상기 예비 공정가스들을 다시 주입할 수도 있다(도 2의 17B).

<33> 본 실시예에서, 상기 예비 공정가스들을 주입하는 단계들(17A, 17B), 상기 제2 메인 공정가스들을 주입하는 단계(21A) 및 상기 제3 메인 공정가스들을 주입하는 단계(23A)들중 적어도 어느 하나를 생략할 수 있다.

<34> 한편, 본 발명의 제2 실시예에 따르면, 상기 공정가스들의 주입(25)은 상기 제2 메인 공정가스들만을 주입함으로써 성취될 수 있다(도 2의 단계 19B). 이에 더하여, 상기

제2 메인 공정가스들을 주입하기 전에, 상기 제1 실시예 처럼 상기 예비 공정가스들을 주입할 수도 있다(17A).

<35> 더 나아가서, 상기 제2 메인 공정가스들을 주입한 후에, 상기 공정 챔버(1) 내로 상기 제1 메인 공정가스들, 상기 제3 메인 공정가스들 및 상기 예비 공정가스들을 차례로 주입할 수 있다(도 2의 단계 21B, 23B, 17B).

<36> 본 실시예에서, 상기 예비 공정가스들을 주입하는 단계들(17A, 17B), 상기 제1 메인 공정가스들을 주입하는 단계(21B) 및 상기 제3 메인 공정가스들을 주입하는 단계(23B)들중 적어도 어느 하나를 생략할 수 있다.

【발명의 효과】

<37> 상술한 바와 같이 본 발명의 실시예들에 따르면, 공정가스들의 어느 것도 질소를 함유하지 않는다. 이에 따라, 균일하고 순수한 물질막을 형성할 수 있다. 결과적으로, 상기 물질막을 패터닝하는 경우에 정상적인 프로파일을 얻을 수 있다. 또한, 화학적 에천트(chemical etchant)의 역할을 하는 불소이온들을 수소 가스 및 600℃ 정도의 고온을 사용하여 완전히 기화시킬 수 있으므로 물질막 내에 함유되는 불소 및 수소의 양들을 현저히 감소시킬 수 있다. 이에 따라, 상기 불소 및 수소에 기인하는 결함들이 생성되는 것을 방지할 수 있다. 이에 더하여, 공정 챔버 내에 잔존하는 상기 불소의 양은 수소에 의해 현저히 감소된다. 이에 따라, 상기 공정 챔버가 상기 불소에 기인하여 부식되는 것을 방지할 수 있다.

【특허청구범위】**【청구항 1】**

반도체기판을 준비하고,

상기 반도체기판을 공정 챔버 내로 로딩시키고,

상기 공정 챔버 내로 실리콘 소스 가스, 산소 가스, 질소성분 없는 화학적 식각가스(nitrogen free chemical etching gas) 및 수소 가스를 포함하는 제1 메인 공정 가스들을 주입하여 상기 반도체기판 상부에 고밀도 플라즈마를 생성시킴과 동시에 상기 반도체기판 상에 실리콘 산화막을 형성하는 것을 포함하되, 상기 반도체기판은 상기 고밀도 플라즈마에 기인하여 550℃ 내지 650℃의 높은 온도로 가열되는 것을 특징으로 하는 고밀도 플라즈마 CVD 공정.

【청구항 2】

제 1 항에 있어서,

상기 고밀도 플라즈마는 상기 제1 메인 공정가스들을 주입하는 동안 상기 공정 챔버의 외부에 설치된 유도코일(induction coil) 및 상기 반도체기판에 각각 플라즈마 전력(plasma power) 및 바이어스 전력(bias power)을 인가함으로써 생성되는 것을 특징으로 하는 고밀도 플라즈마 CVD 공정.

【청구항 3】

제 2 항에 있어서,

상기 플라즈마 전력 및 상기 바이어스 전력은 각각 2500와트 내지 5000와트 및 800와트 내지 4000와트인 것을 특징으로 하는 고밀도 플라즈마 CVD 공정.

【청구항 4】

제 1 항에 있어서,

상기 실리콘 소스 가스는 사일레인(SiH_4) 가스 또는 디사일레인(Si_2H_6) 가스이고, 상기 질소성분 없는 화학적 식각가스는 SiF_4 가스인 것을 특징으로 하는 고밀도 플라즈마 CVD 공정.

【청구항 5】

제 1 항에 있어서,

상기 제1 메인 공정가스들을 주입하기 전에,

상기 공정 챔버 내로 상기 실리콘 소오스 가스 및 상기 산소 gas와 아울러서 헬륨 가스를 포함하는 예비 공정 가스들을 주입하여 상기 반도체기판 상부에 상기 고밀도 플라즈마를 생성시킴과 동시에 상기 반도체기판 상에 초기 실리콘 산화막을 형성하는 것을 더 포함하는 것을 특징으로 하는 고밀도 플라즈마 CVD 공정.

【청구항 6】

제 1 항에 있어서,

상기 제1 메인 공정가스들을 주입한 후에,

상기 공정 챔버 내로 상기 실리콘 소오스 가스 및 상기 산소 gas와 아울러서 헬륨 가스를 포함하는 예비 공정 가스들을 주입하는 것을 더 포함하는 것을 특징으로 하는 고밀도 플라즈마 CVD 공정.

【청구항 7】

제 1 항에 있어서,

상기 제1 메인 공정 가스들을 주입한 후에,

상기 공정 챔버 내로 상기 실리콘 소오스 가스, 상기 산소 가스, 상기 질소성분 없는 화학적 식각가스 및 상기 수소 가스와 아울러서 헬륨 가스를 포함하는 제2 메인 공정가스들을 주입하는 것을 더 포함하는 것을 특징으로 하는 고밀도 플라즈마 CVD 공정.

【청구항 8】

제 7 항에 있어서,

상기 제2 메인 공정 가스들을 주입한 후에,

상기 공정 챔버 내로 상기 실리콘 소오스 가스 및 상기 산소 가스와 아울러서 헬륨 가스를 포함하는 예비 공정 가스들을 주입하는 것을 더 포함하는 것을 특징으로 하는 고밀도 플라즈마 CVD 공정.

【청구항 9】

제 7 항에 있어서,

상기 제2 메인 공정 가스들을 주입한 후에,

상기 공정 챔버 내로 상기 실리콘 소오스 가스, 상기 산소 가스 및 상기 수소 가스를 포함하는 제3 메인 공정 가스들을 주입하는 것을 더 포함하는 것을 특징으로 하는 고밀도 플라즈마 CVD 공정.

【청구항 10】

제 9 항에 있어서,

상기 제3 메인 공정가스들을 주입한 후에,

상기 공정 챔버 내로 상기 실리콘 소오스 가스 및 상기 산소 가스와 아울러서 헬륨 가스를 포함하는 예비 공정 가스들을 주입하는 것을 더 포함하는 것을 특징으로 하는 고밀도 플라즈마 CVD 공정.

【청구항 11】

제 1 항에 있어서,

상기 제1 메인 공정 가스들을 주입한 후에,

상기 공정 챔버 내로 상기 실리콘 소오스 가스, 상기 산소 가스 및 상기 수소 가스를 포함하는 제3 메인 공정가스들을 주입하는 것을 더 포함하는 것을 특징으로 하는 고밀도 플라즈마 CVD 공정.

【청구항 12】

제 11 항에 있어서,

상기 제3 메인 공정가스들을 주입한 후에,

상기 공정 챔버 내로 상기 실리콘 소오스 가스 및 상기 산소 가스와 아울러서 헬륨 가스를 포함하는 예비 공정 가스들을 주입하는 것을 더 포함하는 것을 특징으로 하는 고밀도 플라즈마 CVD 공정.

【청구항 13】

반도체기판을 준비하고,

상기 반도체기판을 공정 챔버 내로 로딩시키고,

상기 공정 챔버 내로 실리콘 소스 가스, 산소 가스, 질소성분 없는 화학적 식각가스(nitrogen free chemical etching gas), 헬륨 가스 및 수소 가스를 포함하는 제1 메

인 공정 가스들을 주입하여 상기 반도체기판 상부에 고밀도 플라즈마를 생성시킴과 동시에 상기 반도체기판 상에 실리콘 산화막을 형성하는 것을 포함하되, 상기 반도체기판은 상기 고밀도 플라즈마에 기인하여 550℃ 내지 650℃의 높은 온도로 가열되는 것을 특징으로 하는 고밀도 플라즈마 CVD 공정.

【청구항 14】

제 13 항에 있어서,

상기 고밀도 플라즈마는 상기 제1 메인 공정가스들을 주입하는 동안 상기 공정 챔버의 외부에 설치된 유도코일(induction coil) 및 상기 반도체기판에 각각 플라즈마 전력(plasma power) 및 바이어스 전력(bias power)을 인가함으로써 생성되는 것을 특징으로 하는 고밀도 플라즈마 CVD 공정.

【청구항 15】

제 14 항에 있어서,

상기 플라즈마 전력 및 상기 바이어스 전력은 각각 2500와트 내지 5000와트 및 800와트 내지 4000와트인 것을 특징으로 하는 고밀도 플라즈마 CVD 공정.

【청구항 16】

제 13 항에 있어서,

상기 실리콘 소스 가스는 사일레인(SiH_4) 가스 또는 다이사일레인(Si_2H_6) 가스이고, 상기 질소성분 없는 화학적 식각가스는 SiF_4 가스인 것을 특징으로 하는 고밀도 플라즈마 CVD 공정.

【청구항 17】

제 13 항에 있어서,

상기 제1 메인 공정가스들을 주입하기 전에,

상기 공정 챔버 내로 상기 실리콘 소오스 가스, 상기 산소 가스 및 상기 헬륨 가스를 포함하는 예비 공정 가스들을 주입하여 상기 반도체기판 상부에 상기 고밀도 플라즈마를 생성시킴과 동시에 상기 반도체기판 상에 초기 실리콘 산화막을 형성하는 것을 더 포함하는 것을 특징으로 하는 고밀도 플라즈마 CVD 공정.

【청구항 18】

제 13 항에 있어서,

상기 제1 메인 공정가스들을 주입한 후에,

상기 공정 챔버 내로 상기 실리콘 소오스 가스, 상기 산소 가스 및 상기 헬륨 가스를 포함하는 예비 공정 가스들을 주입하는 것을 더 포함하는 것을 특징으로 하는 고밀도 플라즈마 CVD 공정.

【청구항 19】

제 13 항에 있어서,

상기 제1 메인 공정 가스들을 주입한 후에,

상기 공정 챔버 내로 상기 실리콘 소오스 가스, 상기 산소 가스, 상기 질소성분 없는 화학적 식각가스 및 상기 수소 가스를 포함하는 제2 메인 공정가스들을 주입하는 것을 더 포함하는 것을 특징으로 하는 고밀도 플라즈마 CVD 공정.

【청구항 20】

제 19 항에 있어서,

상기 제2 메인 공정 가스들을 주입한 후에,

상기 공정 챔버 내로 상기 실리콘 소오스 가스, 상기 산소 가스 및 상기 헬륨 가스를 포함하는 예비 공정 가스들을 주입하는 것을 더 포함하는 것을 특징으로 하는 고밀도 플라즈마 CVD 공정.

【청구항 21】

제 19 항에 있어서,

상기 제2 메인 공정 가스들을 주입한 후에,

상기 공정 챔버 내로 상기 실리콘 소오스 가스, 상기 산소 가스 및 상기 수소 가스를 포함하는 제3 메인 공정 가스들을 주입하는 것을 더 포함하는 것을 특징으로 하는 고밀도 플라즈마 CVD 공정.

【청구항 22】

제 21 항에 있어서,

상기 제3 메인 공정가스들을 주입한 후에,

상기 공정 챔버 내로 상기 실리콘 소오스 가스, 상기 산소 가스 및 상기 헬륨 가스를 포함하는 예비 공정 가스들을 주입하는 것을 더 포함하는 것을 특징으로 하는 고밀도 플라즈마 CVD 공정.

【청구항 23】

제 13 항에 있어서,

상기 제1 메인 공정 가스들을 주입한 후에,

상기 공정 챔버 내로 상기 실리콘 소오스 가스, 상기 산소 가스 및 상기 수소 가스를 포함하는 제3 메인 공정가스들을 주입하는 것을 더 포함하는 것을 특징으로 하는 고밀도 플라즈마 CVD 공정.

【청구항 24】


제 23 항에 있어서,

상기 제3 메인 공정가스들을 주입한 후에,


상기 공정 챔버 내로 상기 실리콘 소오스 가스, 상기 산소 가스 및 상기 헬륨 가스를 포함하는 예비 공정 가스들을 주입하는 것을 더 포함하는 것을 특징으로 하는 고밀도 플라즈마 CVD 공정.

【도면】

【도 1】



【도 2】



【도 3】

